SRK 2026

POVZETEK
Uporabniki mobilnih komunikacij zahtevajo predvsem visoko pasovno širino in dajejo manj poudarka zakasnitvam v prenosu signalov. Tak pristop je povsem sprejemljiv za uporabo večine pretočnih vsebin. Obstajajo pa uporabniki, ki potrebujejo čim nižjo zakasnitev. Pri njih je pomembno vsako zmanjšanje zakasnitev, pa čeprav le za nekaj 100 ns. Zmanjšanje dosegajo z optimizacijo dolžine radijskih poti, uporabo regeneracije signalov le takrat, ko je nujno potrebna, in z uporabo elektronskih vezij, ki vnašajo nizko zakasnitev. Kljub uporabi zmogljivih analogno-digitalnih (ADC) in digitalno analognih (DAC) pretvornikov z vzorčevalno frekvenco v področju gigahercov ter programabilnih FPGA vezij, ki delajo s taktno frekvenco nekaj 100 MHz, večina zakasnitev nastane prav v tem delu in ne v radijskem delu. Izbira pretvornikov, način njihove priključitve ter arhitektura procesnih verig za digitalno obdelavo signalov (DSP) tako povečini določajo zakasnitev v telekomunikacijskih vezjih. Dodatno je mogoče zakasnitve zmanjšati z direktno pretvorbo signalov iz višjih frekvenčnih področij nekaj GHz v osnovni pas pod 500 MHz neposredno znotraj ADC in DAC. Da bi lahko uporabniki polno izkoristili pridobljeno nizko zakasnitev v radijskem in modemskem delu naprav, se z napravami povežejo z več vzporednimi optičnimi povezavami, na primer s QSFP-DD vmesniki.

ABSTRACT
Mobile communication users primarily require high bandwidth and place less emphasis on signal transmission delays. This approach is perfectly acceptable for the use of most streaming content. However, there are users who need the lowest possible delay. For them, any reduction in delays is important, even if only by a few hundred nanoseconds. They achieve this reduction by optimizing the length of radio paths, using signal regeneration only when absolutely necessary, and by using electronic circuits that introduce low delay. Despite the use of powerful analog-to-digital (ADC) and digital-to-analog (DAC) converters with sampling frequencies in the gigahertz range and programmable FPGA circuits operating at a clock frequency of a few hundred MHz, most delays occur in this part and not in the radio part. The choice of converters, the way they are connected, and the architecture of digital signal processing (DSP) processing chains thus largely determine the delay in telecommunications circuits. Additionally, latency can be reduced by directly converting signals from higher frequency ranges of a few GHz to baseband below 500 MHz directly within the ADC and DAC. To fully exploit the low latency achieved in the radio and modem parts of the devices, users connect to the devices with multiple parallel optical links, such as QSFP-DD interfaces.